138-1266-3007
| K568E规格配置表 | |
| 项 目 | 详 细 参 数 |
| 测试点数 | 新CMOS+RELAY设计 128点 |
| 开关卡设计 | 0.6mm ~ 6.0mm |
| 测试步骤 | 最大步骤无限制 |
| 测试时间 | 开路/短路测试:每1024点约1Sec |
| 元件测试:每一元件约2mSec至40mSec(可程序) | |
| 测试功能及范围 | 电阻 50mΩ～100MΩ±1%～5% |
| 电容 1pF～100mF±1%～5% | |
| 电感 1uH～60H±2%～5% | |
| 二极管 0.1V～9V±1%～3% | |
| 稳压二极管 0.1V～15V | |
| 电晶体 三端测试Vce饱和电压β值 | |
| 场效应管 三端测试Vds,Cds | |
| 光藕及继电器 四端测试其导通电压或电阻值 | |
| 电解电容极性 利用外壳与正负极的频谱特性检测,可测率99% | |
| RLC串并联 频率测试法或相位分离法 | |
| IC集成块 IC Clamping Diode及DR模式测试空焊 | |
| SMD空焊 | HPJ测试功能 |
| 隔离点电路 | F2一键自动隔离,每测试步骤可支持10个隔离点 |
| 测试值上下限设定范围 | 上限：0%-200%（0时为无穷大）下限 0%-99%（0时为无穷大） |
| 可测电路板尺寸 | 标准配备:最大可测试500mm(宽)×350mm(深) |
| 尺寸超过标准的可按需求定制压床 | |
